{{title 6mDCSの回路図}}
{{category 回路図}}
!!!6mDCSの回路図です。

{{img 6mDCS_20130622.PNG,"border='0' style='width:360px;height:210px;'"}}

!2013年10月20日現在
*清書しました。
*{{ref 6mDCS_20131020.PNG}}

!2013年10月13日現在
*36MHzの複同調コイルに取り付けていたトリマコンデンサを30pFに替えました。
*{{ref 6mDCS_20131013.PNG}}
!2013年7月28日現在
*VXOを14MHz側にしてゲートに接続し、ソースには36MHzを注入するように変更しました。
*VCAPを並列に接続するとともに、100pとも並列にして容量を稼ぎました（未検証）。
*{{ref 6mDCS_20130728.PNG}}
!2013年7月21日現在
*FETのSourceとGateを入れ替えてみました。
*{{ref 6mDCS_20130721.PNG}}

!2013年6月23日現在
*気になっていたところにメモ書きを入れました。
*{{ref 6mDCS_20130623.PNG}}

!2013年6月22日現在
*AFのリレー回路を確定しました。
*{{ref 6mDCS_20130622.PNG}}

!2013年6月16日現在
*PTTのバイアス抵抗を4.7kから100kに変更しました。
*KEYのGND抵抗を4.7kから1.0kに変更しました（実際に合わせた）。
*KEYのリレーの位置が全く誤っていたので現実に合わせました。
*{{ref 6mDCS_20130616.PNG}}

!2013年6月2日現在
*ファイナルを3422から2120に変更し、エミッタに100Ωを入れてみました。
*不要なパスコンを外しました。
*{{ref 6mDCS_20130602.PNG}}
!2013年5月20日現在
チョークコイルの数字に誤りがありましたので訂正しました。
*{{ref 6mDCS_Circuits_20130520.PNG}}
!2013年5月19日現在

Bsch3Vで描画しましたので、こちらにアップしておきます。
まだ完全ではありません。
*{{ref 6mDCS_Circuits_20130519.PNG}}
!2012年11月25日現在
変更を続けているとよいアイデアのものを一時的に消しゴムで消してしまいもったいないので、一度保管することにしました。

*{{ref 6mDCS_Block_20121125_001.jpg}}
6mDCSの全体像をブロック回路にしたものです。クリコン回路が入っていますが、これは余分です。

*{{ref 6mDCS_VXO_20121125_002.jpg}}
36MのVXOの部分です。次のRITと合わせてみたほうがいいでしょう。

*{{ref 6mDCS_RIT_20121125_003.jpg}}
RIT回路です。受信時の周波数を少しだけずらす目的ですが、いまだうまくいっていません。

*{{ref 6mDCS_AF1_20121125_004.jpg}}
エレクトレットコンデンサマイクから音を拾って増幅する回路ですが、受信変調を増幅する回路と切り替えて共用しています。

*{{ref 6mDCS_AF2_20121125_005.jpg}}
AF1で増幅された変調をスピーカーで聞けるように増幅する回路です。

*{{ref 6mDCS_LO14_20121125_006.jpg}}
VXOの36Mとあわせて50Mの信号を得るための局発です。

*{{ref 6mDCS_RF_20121125_007.jpg}}
中間波とVXOを混合して増幅します。

*{{ref 6mDCS_FinalLPF_20121125_008.jpg}}
終段の出力とスプリアス除去のためのLPFです。

*{{ref 6mDCS_SBM_20121125_009.jpg}}
変調とVXOを混合して中間波を作りますが、受信した中間波を局発の基本波との差分によって低周波を得ます。