[回路図]
6mDCSの回路図です。
2013年10月20日現在
- 清書しました。
- 6mDCS_20131020.PNG(102)
2013年10月13日現在
- 36MHzの複同調コイルに取り付けていたトリマコンデンサを30pFに替えました。
- 6mDCS_20131013.PNG(88)
2013年7月28日現在
- VXOを14MHz側にしてゲートに接続し、ソースには36MHzを注入するように変更しました。
- VCAPを並列に接続するとともに、100pとも並列にして容量を稼ぎました（未検証）。
- 6mDCS_20130728.PNG(89)
2013年7月21日現在
- FETのSourceとGateを入れ替えてみました。
- 6mDCS_20130721.PNG(100)
2013年6月23日現在
- 気になっていたところにメモ書きを入れました。
- 6mDCS_20130623.PNG(111)
2013年6月22日現在
- AFのリレー回路を確定しました。
- 6mDCS_20130622.PNG(86)
2013年6月16日現在
- PTTのバイアス抵抗を4.7kから100kに変更しました。
- KEYのGND抵抗を4.7kから1.0kに変更しました（実際に合わせた）。
- KEYのリレーの位置が全く誤っていたので現実に合わせました。
- 6mDCS_20130616.PNG(80)
2013年6月2日現在
- ファイナルを3422から2120に変更し、エミッタに100Ωを入れてみました。
- 不要なパスコンを外しました。
- 6mDCS_20130602.PNG(91)
2013年5月20日現在
チョークコイルの数字に誤りがありましたので訂正しました。
2013年5月19日現在
Bsch3Vで描画しましたので、こちらにアップしておきます。まだ完全ではありません。
2012年11月25日現在
変更を続けているとよいアイデアのものを一時的に消しゴムで消してしまいもったいないので、一度保管することにしました。
6mDCSの全体像をブロック回路にしたものです。クリコン回路が入っていますが、これは余分です。
36MのVXOの部分です。次のRITと合わせてみたほうがいいでしょう。
RIT回路です。受信時の周波数を少しだけずらす目的ですが、いまだうまくいっていません。
エレクトレットコンデンサマイクから音を拾って増幅する回路ですが、受信変調を増幅する回路と切り替えて共用しています。
AF1で増幅された変調をスピーカーで聞けるように増幅する回路です。
VXOの36Mとあわせて50Mの信号を得るための局発です。
中間波とVXOを混合して増幅します。
終段の出力とスプリアス除去のためのLPFです。
変調とVXOを混合して中間波を作りますが、受信した中間波を局発の基本波との差分によって低周波を得ます。